- Xanclet SR:
- Components necessaris:
- Diagrama del circuit de Flip-flop i explicació:
- Funcionament de SR Flip Flop:
El terme digital en electrònica representa la generació, processament o emmagatzematge de dades en forma de dos estats. Els dos estats es poden representar com ALT o BAIX, positius o no positius, configurats o restablits, que en última instància són binaris. La màxima és 1 i la baixa és 0 i, per tant, la tecnologia digital s’expressa en sèries de 0 i 1. Un exemple és 011010 en què cada terme representa un estat individual. Per tant, aquest procés de bloqueig en maquinari es fa utilitzant certs components com latch o Flip-flop, multiplexor, demultiplexador, codificadors, descodificadors, etc. anomenats col·lectivament com a circuits lògics seqüencials.
Per tant, parlarem sobre les xancletes també anomenades pestells. Els pestells també es poden entendre com a multivibrador biestable com dos estats estables. Generalment, aquests circuits de tancament poden ser actius-alts o actius-baixos i es poden activar mitjançant senyals ALTA o BAIXA respectivament.
Els tipus més habituals de xancles són:
- Flip-flop RS (RESET-SET)
- D Flip-flop (dades)
- Xancletes JK (Jack-Kilby)
- T xanclet (Toggle)
Dels tipus anteriors només les xancletes JK i D estan disponibles en el formulari IC integrat i també s’utilitzen àmpliament a la majoria de les aplicacions.
Aquí, en aquest article, discutirem sobre SR Flip Flop i explorarem l’altre Flip Flop en articles posteriors.
Xanclet SR:
Les xancletes SR s’utilitzaven en aplicacions habituals com reproductors MP3, cinemes casolans, molls d’àudio portàtils, etc. Però actualment s’utilitzen xancletes JK i D, a causa de la versatilitat. El pestell SR es pot construir amb porta NAND o amb porta NOR. Qualsevol d'ells tindrà l'entrada i la sortida complementades entre si. Aquí fem servir portes NAND per demostrar el xanclet SR.
Sempre que el senyal del rellotge és BAIX, les entrades S i R mai afectaran la sortida. El rellotge ha de ser alt perquè les entrades es puguin activar. Per tant, el xanclet SR és un pestell biestable controlat on el senyal de rellotge és el senyal de control. Una vegada més, això es divideix en xanclet SR activat amb vora positiva i xanclet SR amb activació negativa. Per tant, la sortida té dos estats estables basats en les entrades que s’han comentat a continuació.
Taula de veritat de SR Flip-Flop:
|
Estat CLK |
ENTRADA |
SORTIDA |
||
|
Rellotge |
S ' |
R ' |
Q |
Q ' |
|
BAIX |
x |
x |
0 |
1 |
|
ALTA |
0 |
0 |
0 |
1 |
|
ALTA |
1 |
0 |
1 |
0 |
|
ALTA |
0 |
1 |
0 |
1 |
|
ALTA |
1 |
1 |
1 |
0 |
La mida de la memòria del xanclet SR és d’un bit. S (Set) i R (Reset) són els estats d’entrada del xanclet SR. Les Q i Q 'representen els estats de sortida del xanclet. Segons la taula, en funció de les entrades, la sortida canvia d’estat. Però, l'important a tenir en compte és que tot això pot ocórrer només en presència del senyal del rellotge.
Estem construint el xanclet SR utilitzant la porta NAND que es mostra a continuació,
El CI utilitzat és SN74HC00N (Quadruple 2-Input Positive-NAND Gate). Es tracta d’un paquet de 14 pins que conté 4 portes NAND individuals. A continuació es mostra el diagrama de pins i la corresponent descripció dels pins.
Components necessaris:
- IC SN74HC00 (Quad NAND Gate): 1 núm.
- LM7805 - 1 núm.
- Interruptor tàctil: 3 núm.
- Bateria de 9 V: 1 núm.
- LED (verd - 1; vermell - 2)
- Resistències (1kὨ - 2; 220kὨ -2)
- Taula de pa
- Connexió de cables
Diagrama del circuit de Flip-flop i explicació:
Aquí hem utilitzat IC SN74HC00N per demostrar el circuit Flip Flop SR, que té quatre portes NAND a l'interior. La font d'alimentació IC s'ha limitat a MÀXIM DE 6V i les dades estan disponibles al full de dades. A continuació, la mostra.
Per tant, hem utilitzat un regulador LM7805 per limitar la tensió d'alimentació i la tensió del pin a 5V màxim.
Funcionament de SR Flip Flop:
Els dos botons S (Set) i R (Reset) són els estats d’entrada del xanclet SR. Els dos LED Q i Q 'representen els estats de sortida del xanclet. La bateria de 9V actua com a entrada al regulador de tensió LM7805. Per tant, la sortida regulada de 5V s’utilitza com a subministrament de Vcc i pin a l’IC. Per tant, per a diferents entrades a S 'i R' es pot veure la sortida corresponent a través dels LED Q i Q '.
La taula de veritat i els estats corresponents varien segons el tipus de construcció que es pot fer mitjançant portes NAND o portes NOR. Aquí es fa mitjançant portes NAND. Els passadors S 'i R' normalment es tiren cap avall. Per tant, l'estat d'entrada predeterminat serà S '= 0, R' = 0.
A continuació, hem descrit els quatre estats del SR Flip-Flop mitjançant un circuit SR flip flop realitzat en taulers de suport.
Estat 1: Rellotge - ALT; S '- 0; R '- 0; Q - 0; Q '- 0
Per a les entrades State 1, el led VERMELL brilla que indica que el Q 'serà ALT i el LED VERD mostra que Q és BAIX.
Estat 2: Rellotge - ALT; S '- 1; R '- 0; Q - 1; Q '- 0
Per a les entrades State 2, el LED VERD il·lumina que indica que la Q serà ALTA i el LED VERMELL mostra que Q 'és BAIX.
Estat 3: Rellotge - ALT; S '- 0; R '- 1; Q - 0; Q '- 1
Per a les entrades State 3, el led VERMELL il·lumina que indica que el Q 'és ALT i el LED VERD mostra que Q és BAIX.
Estat 4: Rellotge - ALT; S '- 1; R '- 1; Q - 1; Q '- 1
Per a les entrades State 4, el led VERMELL i el VERD brillen indicant que els Q & Q 'són ALTS. Però l'estat no és pràcticament estable. La sortida es converteix en Q = 1 i Q '= 0 a causa de la inestabilitat i l'absència de rellotge continu.
