Mostra i mantén el circuit

El circuit de mostra i retenció pren mostres del senyal d'entrada analògica i les manté durant un període de temps concret i, a continuació, emet la part mostrada del senyal d'entrada. Aquest circuit només és útil per mostrejar pocs microsegons del senyal d'entrada.

Un circuit Sample and Hold consisteix en dispositius de commutació, condensador i un amplificador operacional. El condensador és el cor del circuit de mostreig i retenció perquè és el que reté el senyal d’entrada mostrat i el proporciona a la sortida segons l’entrada d’ordres. Aquest circuit s'utilitza principalment en convertidors analògics a digitals per eliminar certes variacions del senyal d'entrada, que poden corrompre el procés de conversió.

A continuació s’esmenta un diagrama de blocs típic del circuit de mostra i retenció:

El senyal de voltatge d’entrada aplicat generalment és un senyal analògic que canvia contínuament. L’entrada d’ordres es proporciona per activar el mostreig i la retenció del senyal d’entrada. L’entrada d’ordres no és res més que un senyal d’encesa / apagada per iniciar / aturar el mostreig del senyal d’entrada, generalment és PWM. El procés de mostreig i retenció depèn de l'entrada d'ordres. Quan l'interruptor està tancat, es mostra el senyal i, quan està obert, el circuit manté el senyal de sortida. La condició d'encès / apagat del commutador es controla mitjançant l'entrada d'ordres.

A continuació es dóna la forma d’ona d’entrada i sortida ideal del circuit de mostra i retenció:

Es pot comprendre clarament amb el diagrama anterior que aquest circuit pren mostres de senyal d’entrada durant el temps que l’entrada d’ordres és elevada i replica la mateixa mostra a la sortida. I quan l’entrada d’ordres és BAIX, manté l’últim nivell de voltatge del senyal mostrat.

Si simulem el nostre circuit de mostra i retenció, obtindrem la forma d’ona anterior. El vídeo complet de simulació de circuit de mostra i retenció es dóna al final.

Material requerit

• uA741 Op-Amp IC
• 2N4339 JFET de canal N
• Generador d'entrada analògica i d'impulsos
• Resistència (10k, 10M)
• Diode (1N4007)
• Condensador (0,1uf - 1nos)

Esquema de connexions

Per proporcionar senyal analògic al terminal d'entrada, podeu utilitzar el transformador descendent 6-0-6. I, per donar entrada de pols o PWM al transistor, podeu utilitzar un temporitzador 555 IC en mode astable. També necessitem un subministrament de corrent continu per al subministrament de Vcc al CI d'amplificador operatiu que estarà en un rang de +5 a + 15V.

Funcionament del circuit de mostra i retenció

Com podeu veure al diagrama de circuits, hem utilitzat 2N4339 JFET de canal N, un amplificador operatiu i un condensador. Una entrada d'ordres (una entrada PWM) està connectada al terminal Gate del transistor 2N4339. Com podeu veure al diagrama de circuits, hem utilitzat 2N4339 JFET de canal N, un amplificador operatiu i un condensador. Una entrada d'ordres (una entrada PWM) està connectada al terminal Gate del transistor 2N4339. També es connecta un díode 1N4007 entre l'entrada d'ordres i el JFET de canal N 2N4339.

Ara, la pregunta és per què el díode està connectat en estat invers? Deixeu-me fer-vos una breu introducció sobre el 2N4339. 2N4339 és un JFET de canal N amb baix soroll i alt guany. El 2N4339 es condueix (activa) només quan el voltatge de porta a font està en un rang d'entre -0,3v i -50v (màxim). Ara hem definit el voltatge inicial de l’entrada d’ordres a -15V i el voltatge polsat a 15V. Per tant, sempre que la tensió d’entrada d’ordres sigui negativa, el díode es polaritzarà cap endavant, cosa que farà que el transistor s’encengui i viceversa.

L’Op-amp 741 s’utilitza aquí com a seguidor de tensió, perquè el seguidor de voltatge en general té una impedància d’entrada alta i una baixa impedància de sortida. S’utilitza quan el senyal d’entrada és de baix corrent perquè el seguidor de tensió pot subministrar suficient corrent a la següent etapa.

Per tant, sempre que l’entrada d’ordres sigui ALTA, el transistor funciona com a interruptor tancat i en aquest moment el condensador comença a carregar-se fins al seu valor màxim i emmagatzema la mostra del senyal d’entrada perquè el transistor de temps estigui en estat. Ara, quan l’entrada d’ordres és BAIXA, el transistor funciona com a interruptor obert i el condensador experimentarà una alta impedància i, per això, no es pot descarregar i manté la càrrega durant un període de temps concret. Aquesta vegada es coneix com a període de retenció. I, el temps durant el qual el circuit mostra el senyal d’entrada s’anomena període de mostreig.

Algunes aplicacions del circuit de mostra i retenció

• ADC (conversió analògica a digital)
• DAC (conversió digital a analògic)
• A Demultiplexació analògica
• En sistemes lineals
• Al sistema de distribució de dades
• A voltímetres digitals
• A Filtres constructius de senyal