- Xancletes JK:
- Components necessaris:
- JK Flip-flop Circuit Diagrama i explicació:
- Demostració pràctica i funcionament de JK Flip-Flop:
El terme digital en electrònica representa la generació, processament o emmagatzematge de dades en forma de dos estats. Els dos estats es poden representar com ALT o BAIX, positius o no positius, configurats o restablits, que en última instància són binaris. La màxima és 1 i la baixa és 0 i, per tant, la tecnologia digital s’expressa en sèries de 0 i 1. Un exemple és 011010 en què cada terme representa un estat individual. Per tant, aquest procés de bloqueig en maquinari es fa utilitzant certs components com latch o Flip-flop, multiplexor, demultiplexador, codificadors, descodificadors, etc. anomenats col·lectivament com a circuits lògics seqüencials.
Per tant, parlarem sobre les xancletes també anomenades pestells. Els pestells també es poden entendre com a multivibrador biestable com dos estats estables. Generalment, aquests circuits de tancament poden ser actius-alts o actius-baixos i es poden activar mitjançant senyals ALTA o BAIXA respectivament.
Els tipus més habituals de xancles són:
- Flip-flop RS (RESET-SET)
- D Flip-flop (dades)
- Xancletes JK (Jack-Kilby)
- T xanclet (Toggle)
Dels tipus anteriors només les xancletes JK i D estan disponibles en el formulari IC integrat i també s’utilitzen àmpliament a la majoria de les aplicacions. Aquí en aquest article parlarem de JK Flip Flop.
Xancletes JK:
El nom de xancletes JK es deriva de l’inventor Jack Kilby d’instruments de Texas. A causa de la seva versatilitat, estan disponibles com a paquets IC. Les principals aplicacions del flip-flop JK són els registres Shift, registres d’emmagatzematge, comptadors i circuits de control. Malgrat el simple cablejat del xanclet tipus D, el xanclet JK té un caràcter alternatiu. Aquest ha estat un avantatge afegit. Per tant, s'utilitzen principalment en comptadors i generació de PWM, etc. Aquí estem utilitzant portes NAND per demostrar el xanclet JK
Sempre que el senyal del rellotge sigui BAIX, l’entrada no afectarà mai l’estat de sortida. El rellotge ha de ser alt perquè les entrades es puguin activar. Per tant, el xanclet JK és un pestell biestable controlat on el senyal de rellotge és el senyal de control. Per tant, la sortida té dos estats estables basats en les entrades que s’han comentat a continuació.
Taula de veritat de JK Flip Flop:
|
Rellotge |
ENTRADA |
SORTIDA |
|||
|
RESTABLEIX |
J |
K |
Q |
Q ' |
|
|
X |
BAIX |
X |
X |
0 |
1 |
|
ALTA |
ALTA |
0 |
0 |
Cap canvi |
|
|
ALTA |
ALTA |
0 |
1 |
0 |
1 |
|
ALTA |
ALTA |
1 |
0 |
1 |
0 |
|
ALTA |
ALTA |
1 |
1 |
Commuta |
|
|
BAIX |
ALTA |
X |
X |
Cap canvi |
|
|
ALTA |
ALTA |
X |
X |
Cap canvi |
|
|
ALTA |
ALTA |
X |
X |
Cap canvi |
El J (Jack) i el K (Kilby) són els estats d’entrada del xanclet JK. Les Q i Q 'representen els estats de sortida del xanclet. Segons la taula, en funció de les entrades, la sortida canvia d’estat. Però, l'important a tenir en compte és que tot això pot ocórrer només en presència del senyal del rellotge. Això funciona com el xanclet SR per a les entrades complementàries i l'avantatge és que té una funció de commutació.
Representació de JK Flip-Flop mitjançant Logic Gates:
Així, comparant les tres entrades i dues entrades de la taula de veritat de la porta NAND i aplicant les entrades tal com es dóna a la taula de veritat de JK flip-flop, es pot analitzar la sortida. Analitzant el conjunt anterior com una estructura de dues etapes considerant que l'estat anterior (Q ') és 0
Quan J = 1, K = 0 i RELLOTGE = ALT
Sortida: Q = 1, Q '= 0. El treball és correcte.
RESET:
El pin RESET ha de ser actiu HIGH. Tots els pins passaran a estar inactius quan el PIN RESET estigui BAIX. Per tant, aquest passador sempre s’estira cap amunt i només es pot tirar cap avall quan sigui necessari.
Paquet IC:
|
Q |
Sortida veritable |
|
Q ' |
Sortida de complement |
|
RELLOTGE |
Entrada de rellotge |
|
J |
Entrada de dades 1 |
|
K |
Entrada de dades 2 |
|
RESTABLEIX |
RESET directe (activat baix) |
|
GND |
Terra |
|
V CC |
Tensió d'alimentació |
El CI utilitzat és MC74HC73A (xanclet doble tipus JK amb RESET). És un paquet de 14 pins que conté 2 xancletes JK individuals a l'interior. A la part superior es mostra el diagrama de pins i la corresponent descripció dels pins.
Components necessaris:
- IC MC74HC73A (xanclet doble JK): 1 núm.
- LM7805 - 1 núm.
- Interruptor tàctil - 4 núm.
- Bateria de 9 V: 1 núm.
- LED (verd - 1; vermell - 1)
- Resistències (1kὨ - 4; 220kὨ -2)
- Taula de pa
- Connexió de cables
JK Flip-flop Circuit Diagrama i explicació:
La font d'alimentació IC V DD oscil·la entre 0 i + 7V i les dades estan disponibles al full de dades. A continuació, la mostra. També hem utilitzat LED a la sortida, la font s’ha limitat a 5V per controlar la tensió d’alimentació i la tensió de sortida de CC.
Hem utilitzat un regulador LM7805 per limitar la tensió del LED.
Demostració pràctica i funcionament de JK Flip-Flop:
Els botons J (Dades1), K (Dades2), R (Restabliment), CLK (Rellotge) són les entrades del xanclet JK. Els dos LED Q i Q 'representen els estats de sortida del xanclet. La bateria de 9V actua com a entrada al regulador de tensió LM7805. Per tant, la sortida regulada de 5V s’utilitza com a subministrament de Vcc i pin a l’IC. Així, per a diferents entrades a D, es pot veure la sortida corresponent a través dels LED Q i Q '.
Els passadors J, K, CLK normalment es tiren cap avall i el pin R es tira cap amunt. Per tant, l'estat d'entrada per defecte serà BAIX a tots els pins, excepte R, que és l'estat de funcionament normal. Per tant, l' estat inicial segons la taula de veritat és el que es mostra més amunt. Q = 1, Q '= 0. Els LEDs utilitzats tenen una intensitat limitada mitjançant una resistència de 220 Ohm.
Nota: Atès que el rellotge està activat a la vora BAIXA, s'ha de prémer i mantenir premut el botó d'entrada fins que deixi anar el botó RELLOTGE.
A continuació, hem descrit els diversos estats de JK Flip-Flop mitjançant un circuit Breadboard amb IC MC74HC73A. A continuació, es presenta un vídeo de demostració:
Estat 1:
Rellotge– ALT; J - 0; K - 1; R - 1; Q - 0; Q '- 1
Per a les entrades State 1, el led VERMELL brilla que indica que el Q 'és ALT i el LED VERD mostra que Q és BAIX. El funcionament es pot verificar amb la taula de veritat.
Nota: R ja està tirat cap amunt, de manera que no cal prémer el botó per fer-lo 1.
Estat 2: rellotge : ALT; J - 1; K - 0; R - 1; Q - 1; Q '- 0
Per a les entrades State 2, el LED VERD il·lumina que indica que la Q serà ALTA i el LED VERMELL mostra que Q 'és BAIX. El mateix es pot comprovar amb la taula de veritat.
Estat 3: Rellotge : ALT; J - 1; K - 1; R - 1; Q / Q ': commuta entre dos estats
Per a les entrades State 3, els leds VERMELL i VERD brillen alternativament per a cada pols de rellotge (vora ALTA a BAIXA) que indica l'acció de commutació. La sortida canvia de l'estat anterior a un altre estat i aquest procés continua per cada pols de rellotge.
Per al primer impuls de rellotge amb J = K = 1
Per al segon impuls de rellotge amb J = K = 1
Estat 4: Rellotge : BAIX; J - 0; K - 0; R - 0; Q - 0; Q '- 1
Nota: R ja està tirat cap amunt, per tant, hem de prémer el botó perquè sigui 0.
La sortida State 4 mostra que els canvis d'entrada no afecten en aquest estat. El LED VERMELL de sortida brilla que indica que el Q 'és ALT i el VERD mostra que Q és BAIX. Aquest estat és estable i es manté allà fins al següent rellotge i l’entrada s’aplica amb RESET com a pols HIGH.
Estat 5: els estats restants són estats sense canvis durant els quals la sortida serà similar a l'estat de sortida anterior. Els canvis no afecten els estats de sortida, podeu verificar-los amb la Taula de veritat anterior.
El funcionament complet i tots els estats també es mostren al vídeo següent.