- D xanclet:
- Components necessaris:
- D Diagrama del circuit de xancletes i explicació:
- Demostració pràctica de D Flip-Flop:
El terme digital en electrònica representa la generació, processament o emmagatzematge de dades en forma de dos estats. Els dos estats es poden representar com ALT o BAIX, positius o no positius, configurats o restablits, que en última instància són binaris. La màxima és 1 i la baixa és 0 i, per tant, la tecnologia digital s’expressa en sèries de 0 i 1. Un exemple és 011010 en què cada terme representa un estat individual. Per tant, aquest procés de bloqueig en maquinari es fa utilitzant certs components com latch o Flip-flop, multiplexor, demultiplexador, codificadors, descodificadors, etc. anomenats col·lectivament com a circuits lògics seqüencials.
Per tant, parlarem sobre les xancletes també anomenades pestells. Els pestells també es poden entendre com a multivibrador biestable com dos estats estables. Generalment, aquests circuits de tancament poden ser actius-alts o actius-baixos i es poden activar mitjançant senyals ALTA o BAIXA respectivament.
Els tipus més habituals de xancles són:
- Flip-flop RS (RESET-SET)
- D Flip-flop (dades)
- Xancletes JK (Jack-Kilby)
- T xanclet (Toggle)
Dels tipus anteriors només les xancletes JK i D estan disponibles en el formulari IC integrat i també s’utilitzen àmpliament a la majoria de les aplicacions. Aquí a aquest article anem a discutir sobre el tipus D de l'flip-flop.
D xanclet:
Les xancletes D s’utilitzen també com a part dels elements d’emmagatzematge de memòria i dels processadors de dades. El xanclet D es pot construir mitjançant una porta NAND o amb una porta NOR. A causa de la seva versatilitat, estan disponibles com a paquets IC. Les principals aplicacions del flip-flop D són introduir retards en el circuit de temporització, com a memòria intermèdia, dades de mostreig a intervals específics. El xanclet D és més senzill pel que fa a la connexió de cablejat en comparació amb el xanclet JK. Aquí fem servir portes NAND per demostrar el xanclet D.
Sempre que el senyal del rellotge sigui BAIX, l’entrada no afectarà mai l’estat de sortida. El rellotge ha de ser alt perquè les entrades es puguin activar. Per tant, el xanclet D és un pestell biestable controlat on el senyal de rellotge és el senyal de control. Una vegada més, això es divideix en xanclet D activat amb vora positiva i xanclet D activat amb vora negativa. Per tant, la sortida té dos estats estables basats en les entrades que s’han comentat a continuació.
Taula de veritat de D Flip-Flop:
|
Rellotge |
ENTRADA |
SORTIDA |
|
|
D |
Q |
Q ' |
|
|
BAIX |
x |
0 |
1 |
|
ALTA |
0 |
0 |
1 |
|
ALTA |
1 |
1 |
0 |
El D (Dades) és l’estat d’entrada del xanclet D. Les Q i Q 'representen els estats de sortida del xanclet. Segons la taula, en funció de les entrades, la sortida canvia d’estat. Però, l'important a tenir en compte és que tot això pot ocórrer només en presència del senyal del rellotge. Això funciona exactament igual que el xanclet SR només per a les entrades complementàries.
Representació de D Flip-Flop amb Logic Gates:
|
ENTRADA |
SORTIDA |
|
|
Entrada 1 |
Entrada 2 |
Sortida 3 |
|
0 |
0 |
1 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
Així, comparant la taula de veritat de la porta NAND i aplicant les entrades tal com es dóna a la taula de veritat de D flip-flop, es pot analitzar la sortida. Analitzant el conjunt anterior com una estructura de tres etapes considerant que l'estat anterior (Q ') és 0
quan D = 1 i RELLOTGE = ALT
Sortida: Q = 1, Q '= 0. El treball és correcte.
PRESET i CLEAR:
El xanclet D té altres dues entrades: PRESET i CLEAR. Un senyal HIGH a PIN CLEAR farà que la sortida Q es restableixi a 0. De manera similar, un senyal HIGH a PIN PRESET farà que la sortida Q estigui 1. Per tant, el propi nom explica la descripció dels pins.
|
Rellotge |
ENTRADA |
SORTIDA |
|||
|
PRESET |
CLAR |
D |
Q |
Q ' |
|
|
X |
ALTA |
BAIX |
X |
1 |
0 |
|
X |
BAIX |
ALTA |
X |
0 |
1 |
|
X |
ALTA |
ALTA |
X |
1 |
1 |
|
ALTA |
BAIX |
BAIX |
0 |
0 |
1 |
|
ALTA |
BAIX |
BAIX |
1 |
1 |
0 |
Paquet IC:
El CI utilitzat aquí és HEF4013BP (xanclet doble tipus D). És un paquet de 14 pins que conté 2 xancletes D individuals. A continuació es mostra el diagrama de pins i la corresponent descripció dels pins.
|
PIN |
Descripció del PIN |
|
Q |
Sortida veritable |
|
Q ' |
Sortida de complement |
|
CP |
Entrada de rellotge |
|
CD |
CLEAR: entrada directa |
|
D |
Entrada de dades |
|
SD |
PRESET-Entrada directa |
|
V SS |
Terra |
|
V DD |
Tensió d'alimentació |
Components necessaris:
- IC HEF4013BP (xanclet Dual D): 1 núm.
- LM7805 - 1 núm.
- Interruptor tàctil - 4 núm.
- Bateria de 9 V: 1 núm.
- LED (verd - 1; vermell - 1)
- Resistències (1kὨ - 4; 220kὨ -2)
- Taula de pa
- Connexió de cables
D Diagrama del circuit de xancletes i explicació:
Aquí hem utilitzat IC HEF4013BP per demostrar el circuit D Flip Flop, que té dos flip flops tipus D. La font d’alimentació IC HEF4013BP V DD oscil·la entre 0 i 18V i les dades estan disponibles al full de dades. A continuació, la mostra. Com que hem utilitzat LED a la sortida, la font s’ha limitat a 5V.
Hem utilitzat un regulador LM7805 per limitar la tensió del LED.
Demostració pràctica de D Flip-Flop:
Els botons D (Dades), PR (Preset), CL (Esborra) són les entrades del xanclet D. Els dos LED Q i Q 'representen els estats de sortida del xanclet. La bateria de 9V actua com a entrada al regulador de tensió LM7805. Per tant, la sortida regulada de 5V s’utilitza com a subministrament de Vcc i pin a l’IC. Així, per a diferents entrades a D, es pot veure la sortida corresponent a través dels LED Q i Q '.
Els passadors CLK, CL, D i PR normalment es tiren cap avall en estat inicial, tal com es mostra a continuació. Per tant, l'estat d'entrada per defecte serà BAIX a tots els pins. Per tant, l'estat inicial segons la taula de veritat és el que es mostra més amunt. Q = 1, Q '= 0.
A continuació, hem descrit els diversos estats del flip-flop tipus D mitjançant un circuit de flip flop D realitzat sobre taulers de suport.
Estat 1:
Rellotge - BAIX; D - 0; PR - 0; CL - 1; Q - 0; Q '- 1
Per a les entrades State 1, el led VERMELL brilla que indica que el Q 'és ALT i el LED VERD mostra que Q és BAIX. Com s'ha comentat anteriorment, quan CLEAR s'estableix en HIGH, Q es restableix a 0 i es pot veure més amunt.
Estat 2:
Rellotge - BAIX; D - 0; PR - 1; CL - 0; Q - 1; Q '- 0
Per a les entrades State 2, el LED VERD il·lumina que indica que la Q serà ALTA i el LED VERMELL mostra que Q 'és BAIX. Com s’ha comentat anteriorment, quan PRESET s’estableix en HIGH, Q s’estableix en 1 i es pot veure més amunt.
Estat 3: Rellotge - BAIX; D - 0; PR - 1; CL - 1; Q - 1; Q '- 1
Per a les entrades State 3, el LED VERMELL i VERD brilla indicant que les Q i Q 'seran inicialment ALTES. Quan el PR i el CL s’estrenyen en deixar anar els botons, l’estat s’esborra.
Estat 4: Rellotge - ALT; D - 0; PR - 0; CL - 0; Q - 0; Q '- 1
Per a les entrades State 4, el led VERMELL brilla que indica que el Q 'és ALT i el LED VERD mostra que Q és BAIX. Aquest estat és estable i es manté fins al següent rellotge i entrada. Com que el rellotge és desencadenat de vora BAIX a ALT, s'ha de prémer el botó d'entrada D abans de prémer el botó CLOCK.
Estat 5: Rellotge - ALT; D - 1; PR - 0; CL - 0; Q - 1; Q '- 0
Per a les entrades State 5, el LED VERD il·lumina que indica que la Q serà ALTA i el LED VERMELL mostra que Q 'és BAIX. Aquest estat també és estable i es manté fins al següent rellotge i entrada. Com que el rellotge s’activa de la vora BAIX a ALT, s’ha de prémer el botó d’entrada D abans de prémer el botó CLOCK.
