Descodificadors binaris

El descodificador és un tipus de circuit combinacional que descodifica un valor de bit petit en valor de bit gran. Normalment s’utilitza en combinació amb codificadors que fa exactament el contrari del que fa un descodificador, així que llegiu aquí sobre Codificadors abans de continuar amb els descodificadors. De nou, igual que els codificadors, també hi ha molts tipus de descodificadors, però el nombre de línies de sortida en un descodificador sempre serà superior al nombre de línies d'entrada. Aprendrem com funciona un descodificador i com podem construir-ne un per al nostre projecte en aquest tutorial.

Principi bàsic del descodificador:

Com s’ha dit anteriorment, el descodificador és només una part de comptador d’un codificador. Pren un nombre particular de valors binaris com a entrades i després es descodifica en més línies mitjançant l'ús de la lògica. A continuació es mostra un descodificador de mostra que inclou 2 línies com a entrada i les converteix en 4 línies.

Una altra regla general amb els descodificadors és que, si el nombre d’entrades es considera n (aquí n = 2), el nombre de sortida serà sempre igual a 2 ⁿ (2 ² = 4), que és quatre en el nostre cas. El descodificador té 2 línies d'entrada i 4 línies de sortida; per tant, aquest tipus de descodificador s'anomena descodificador 2: 4. Els dos pins d’entrada s’anomenen I1 i I0 i els quatre pins de sortida s’anomenen d’O0 a O3 tal com es mostra més amunt.

També és important saber que un descodificador ordinari com el que es mostra aquí té l’inconvenient de no poder distingir entre la condició d’ambdues entrades de zero (no connectades a altres circuits) i les dues entrades de baixa (lògica 0). Aquest inconvenient es pot resoldre mitjançant un descodificador de prioritat que coneixerem més endavant en aquest article. A continuació es mostra la taula de veritat d’un descodificador ordinari

A partir de la taula de veritat del descodificador podem escriure l'expressió booleana per a cada línia de sortida, només cal seguir on la sortida augmenta i formar una lògica AND basada en els valors de I1 i I0. És molt similar al mètode Encoder, però aquí fem servir la lògica AND en lloc de la lògica OR. A continuació es mostra l'expressió booleana de les quatre línies, on el símbol (.) Representa la lògica AND i el símbol (') NO representa la lògica.

O ₀ = I ₁ '.I ₀ ' O ₁ = I ₁ '.I ₀ O ₂ = I ₁.I ₀ ' O ₃ = I ₁.I ₀

Ara que tenim les quatre expressions, podem convertir aquestes expressions en un circuit de lògica combinacional mitjançant les portes AND i les portes NOT. Simplement utilitzeu les portes AND en lloc de (.) I una porta NOT (lògica invertida) en lloc d'un (') i obtindreu el següent diagrama lògic.

Construïm el diagrama de circuits del descodificador 2: 4 a la taula de proves i comprovem com funciona a la vida real. Per fer-lo funcionar com a maquinari, heu d'utilitzar el IC lògic de la porta com el 7404 per a la porta NOT i el 7408 per a la porta AND. Les dues entrades I0 i I1 es proporcionen mitjançant un polsador i la sortida s’observa mitjançant llums LED. Una vegada que feu la connexió a la taula de visualització, quedaria semblant a la imatge següent

La placa està alimentada per un subministrament extern de + 5 V, que al seu torn alimenta el Gate IC mitjançant els pins Vcc (pin 14) i terra (pin 7). L’entrada ve donada per botons, quan es prem és la lògica 1 i quan no es prem dóna la lògica 0, també s’afegeix una resistència de baixada de valor 1k al llarg de les línies d’entrada per evitar que els pins flotin. Les línies de sortida (O0 a O3) es donen a través d’aquestes llums LED vermelles, si brillen, és lògica 1, és lògica 0. El funcionament complet d’aquest circuit de descodificació es mostra al vídeo següent

Tingueu en compte que la taula de veritat de cada entrada es mostra a l'extrem superior esquerre i que el LED també brilla de la mateixa manera ordenada. De la mateixa manera, també podem crear un diagrama lògic combinacional per a tot tipus de descodificadors i construir-los en maquinari com aquest. També podeu consultar els CI de descodificació fàcilment disponibles si el vostre projecte s’adapta a un.

Inconvenients dels descodificadors estàndard:

Igual que un codificador, el descodificador estàndard també pateix el mateix problema, si les dues entrades no estan connectades (lògica X), la sortida no quedarà com zero. En canvi, el descodificador el considerarà com a lògica 0 i el bit O0 serà elevat.

Descodificador prioritari:

Per tant, fem servir el descodificador prioritari per superar aquest problema, aquest tipus de descodificador té un pin d’entrada addicional etiquetat com a “E” (Habilita) que es connectarà amb el pin vàlid del decodificador prioritari. A continuació es mostra el diagrama de blocs d’un descodificador prioritari.

La taula de veritat per a un codificador de prioritat també es mostra a continuació, aquí X no representa cap connexió i '1' representa lògica alta i '0' representa lògica baixa. Fixeu-vos que el bit d’habilitació és 0 quan no hi ha connexió a les línies d’entrada i, per tant, les línies de sortida també es mantindran zero. D’aquesta manera podrem superar l’inconvenient esmentat anteriorment.

Com sempre des de la taula de veritat, podem conduir l'expressió booleana de les línies de sortida O0 a O3. A continuació es mostra l’expressió booleana de la taula de veritat anterior. Si analitzeu més de prop, podreu notar que l’expressió és la mateixa que la d’un descodificador normal 2: 4, però el bit Enable (E) s’ha fet a AND amb l’expressió.

O ₀ = EI ₁ '.I ₀ ' O ₁ = EI ₁ '.I ₀ O ₂ = EI ₁.I ₀ ' O ₃ = EI ₁.I ₀

El diagrama lògic combinacional per a l’expressió booleana anterior es pot construir utilitzant un parell d’inversors (NOT Gates) i portes AND de 3 entrades. Simplement substituïu el símbol (') per inversors i el símbol (.) Per la porta AND i obtindreu el següent diagrama lògic.

Descodificadors 3: 8:

També hi ha alguns descodificadors d’ordre superior com el descodificador 3: 8 i el descodificador 4:16, que s’utilitza més habitualment. Aquests descodificadors s'utilitzen sovint en paquets IC a la complexitat del circuit. També és molt comú combinar descodificadors d’ordre inferior com els descodificadors 2: 4 per formar un descodificador d’ordre superior. Per exemple, sabem que un descodificador 2: 4 té 2 entrades (I0 i I1) i 4 sortides (O0 a O3) i un decodificador 3: 8 té tres entrades (I0 a I2) i vuit sortides (O0 a O7). Podem utilitzar les fórmules següents per calcular el nombre de descodificadors d’ordre inferior (2: 4) necessaris per formar un descodificador d’ordre superior com el descodificador 3: 8.

Nombre requerit de descodificador d'ordre inferior = m2 / m1 On, m2 -> nombre de sortides per al descodificador d'ordre inferior m1 -> nombre de sortides per al descodificador d'ordre superior

En el nostre cas, el valor de m1 serà 4 i el valor de m2 serà 8, de manera que aplicant aquests valors a les fórmules anteriors obtindrem

Número obligatori de descodificador 2: 4 per descodificador 3: 8 = 8/4 = 2

Ara sabem que necessitarem dos descodificadors 2: 4 per formar un descodificador 3: 8, però com s’haurien de connectar aquests dos per reunir-los. El diagrama de blocs següent mostra això

Com podeu veure, les entrades A0 i A1 es connecten com a entrades paral·leles per als descodificadors i, a continuació, el pin Habilita del primer descodificador fa que actuï com a A2 (tercera entrada). El senyal invertit de A2 es dóna al pin Habilita del segon descodificador per obtenir les sortides Y0 a Y3. Aquí les sortides Y0 a Y3 es denominen quatre minterms inferiors i les sortides Y4 a Y7 es denominen quatre minterms superiors. Els terminis d'ordre inferior s'obtenen a partir del segon descodificador i els terminis d'ordre superior s'obtenen a partir del primer descodificador. Tot i que un inconvenient notable en aquest tipus de disseny combinacional és que, el descodificador no tindrà un pin Habilita que el faci susceptible als problemes que hem comentat anteriorment.

4:16 Descodificador:

De manera similar a un descodificador 3: 8, també es pot construir un descodificador 4:16 combinant dos decodificadors 3: 8. Per a un descodificador de 4: 16 tindrem quatre entrades (A0 a A3) i setze sortides (Y0 a Y15). Mentre que, per a un descodificador 3: 8, només tindrem tres entrades (A0 a A2).

Ja hem utilitzat les fórmules per calcular el nombre de descodificador necessari, en aquest cas el valor de m1 serà 8 ja que el descodificador 3: 8 té 8 sortides i el valor de m2 serà 16 ja que el descodificador 4:16 té 16 sortides, aplicant aquests valors a les fórmules anteriors obtenim

Número obligatori de descodificador de 3: 8 per a descodificador de 4:16 = 16/8 = 2

Per tant, necessitem dos descodificadors 3: 8 per construir un descodificador 4:16, la disposició d'aquests dos descodificadors 3: 8 també serà similar a la que vam fer anteriorment. A continuació es mostra el diagrama de blocs per connectar aquests dos descodificadors 3: 8.

Aquí les sortides Y0 a Y7 es consideren com a vuit terminis inferiors i la sortida de Y8 a Y16 es considera com a vuit terminis superiors. Els terminis inferiors de la dreta es creen directament mitjançant les entrades A0, A1 i A2. Els mateixos senyals també es donen a les tres entrades del primer descodificador, però el pin Enable del primer descodificador s'utilitza com a quart pin d'entrada (A3). El senyal invertit de la quarta entrada A3 es dóna al pin d'activació del segon descodificador. El primer descodificador genera el valor superior de vuit minuts.

Aplicacions:

Un descodificador s'utilitza generalment en combinació amb un codificador i, per tant, tots dos comparteixen les mateixes aplicacions. Sense descodificadors i codificadors no haurien estat possibles l'electrònica moderna, com ara el telèfon mòbil i els portàtils. A continuació es detallen poques aplicacions importants dels descodificadors.

• Aplicació de senyal de seqüenciació
• Aplicacions de senyal de temps
• Línies de xarxa
• Elements de memòria
• Xarxes telefòniques